Memorias DRAM

INSTITUTO FEDERAL DO PARÁ
CAMPUS CASTANHAL
CURSO: REDES DE COMPUTADORES
PROF.ª.: SUELENE CORRÊA
ALEXANDRE DOMINGUES LOPES

PESQUISA:
ORGANIZAÇÕES AVANÇADAS DE DRAM

CASTANHAL-PARÁ
2014

1

Instituto Federal do Pará – Campus Castanhal
Professor: Suelene Corrêa

Turma: Redes de computadores – noite B

Aluno: Alexandre Domingues

Pesquisa

S-DRAM
- Synchronous Dynamic Random Access Memory – Memória de Acesso Aleatório Dinâmica
Síncrona.
A pastilha de DRAM tem o acesso síncrono, sendo a troca de dados entre a SDRAM e o processador sincronizado por um sinal de relógio do sistema e executada na velocidade do barramento do processador e da memória, sem estados de espera. O processador ou qualquer outro mestre do barramento envia uma instrução e os dados de endereçamento para a DRAM, que responde após um determinado número de ciclos de relógio; enquanto a SDRAM está processando a requisição, o mestre de barramento pode executar outras tarefas.
A SDRAM utiliza um modo de transferência de dados em sequência (burst mode), que elimina o tempo requerido para obter o endereço e para carregar os endereços de linha e de coluna da memória cache, nos acessos subsequentes ao primeiro. Nesse modo, uma série de bits de dados pode ser transferida rapidamente depois de obtido o primeiro bit. Esse modo de transferência de dados é útil quando os bits a serem transferidos estão em sequência e na mesma linha na matriz do bit inicial. A SDRAM utiliza uma arquitetura interna com dois bancos de dados, o que aumenta as oportunidades de paralelismo interno na pastilha; possuindo um registrador de modo e a lógica de controle associada, que fornecem um mecanismo para adequar às necessidades do sistema. O registrador de modo especifica o tamanho da sequência de dados, ou seja, o número de unidades de dados a serem transferidas sincronamente por meio do barramento e também permite ao programador ajustar o tempo de latência entre o recebimento de um