A composição dos seres vivos

Arquitetura de Computadores
Lista de exercícios 4

Os exercícios desta lista são referentes aos assuntos das aulas 7, 8 e 9 de Arquitetura de computadores. Desenvolva a lista e use o 4º Fórum de discussão para abordar os assuntos e dúvidas. Ao concluir, publique no Ambiente Virtual de Aprendizagem, por meio da Atividade de envio de arquivo, referente a essa lista. Envie-a nos formatos de arquivo “PDF” ou “RTF”.

1. Uma configuração típica de pipeline envolve os seguintes estágios:
a) busca da instrução, decodifica instrução, busca de operando, execução de instrução e armazena resultado.
b) busca de dados, busca da instrução, decodifica instrução, busca de operando, execução de instrução e armazena resultado.
c) busca da instrução, busca de dados, execução da instrução e armazenamento do resultado.
d) busca de dados, busca da instrução, decodifica instrução, busca de operando, busca dos operadores, execução de instrução e armazena resultado.
e) busca da instrução, busca dos operadores, decodificação da instrução, operação lógica e aritmética e armazenamento do resultado.
2. Qual o número mínimo de instruções que um processador com pipeline de 10 estágios deve executar para atingir o speedup maior ou igual a 3?
a) qualquer número de instruções
b) 5 instruções
c) 2 instruções
d) 3 instruções
e) 4 instruções
3. Qual o speedup de um processador com pipeline de 5 estágios na execução de
100 instruções?

4. Este registrador tem como finalidade armazenar o endereço da próxima instrução que será buscada da memória para execução.
a) PC (Contador de Programa)
b) ULA (Unidade Lógica Aritmética)
c) IR (Registrador de Instrução)
d) AC (Acumulador)
e) MBR (Registrador de Dados Temporários)

Endereço: Universidade Católica de Brasília - Campus Universitário I, QS 07, Lote 01, EPCT,
Bloco M, Sala 105,
Águas Claras,
Taguatinga,
Brasília/DF,
CEP: 71.966-700.
Telefones: (61) 3356-9254/3356-9318 - Fax: [phone] -