Trabalho de Arquitetura de Computadores

Disciplina: CIC 116394 – Organização e Arquitetura de Computadores – Turma A
Entrega do relatório impresso no dia 24/05/2010 e códigos fonte em arquivo zip no moodle.

2011/1

Laboratório 2
- Aritmética Computacional Inteira – ULA
Objetivos:
Introduzir ao aluno a linguagem de descrição de hardware Verilog e o simulador Icarus Verilog;
Familiarizar o aluno com a plataforma de desenvolvimento FPGA DE2 da Altera e o software QUARTUS II;
Desenvolver a capacidade de análise e síntese de sistemas digitais usando uma Linguagem de Descrição de
Hardware;
Metodologia:
(0.0) 1) Implementação de driver para Display de 7 segmentos
1.1) Analise a descrição Verilog do controlador do dispositivo display de 7 segmentos (decoder7.v ).
1.2) Analise o arquivo de testbench (decoder7_tb.v) e simule no Icarus Verilog
Obs.: Compile com comando: iverilog decoder7_tb.v e execute com: vvp a.out
1.3) Crie um novo projeto (Proj1) no QUARTUS II. Insira o arquivo do dispositivo decoder7.v. Crie o arquivo de topo (top.v) com as conexões do testbench. Faça a associação dos pinos do FPGA aos dispositivos externos, importando o arquivo
DE2_pin_assignments.csv . Sintetize o projeto. Carregue no FPGA e verifique seu funcionamento;
(5.0) 2) Implementação de Somador de 4 bits
(2.5)2.1) Descrição ao nível de portas lógicas:
(0.5)a) Implemente um meio-somador de 1 bit (figura ao lado); (half_add.v)
(0.5)b) Implemente um somador completo de 1 bit (figura ao lado); (full_add.v)
(0.5)c) Implemente um somador completo de 4 bits; (add4.v)
(0.5)d) Gere um testbench e simule no Icarus; (add4_tb.v)
(0.5)e) Crie um novo projeto (Proj2) e gere um testbench (top.v), implemente no QUARTUS II, compile, carregue e teste na placa DE2;
(2.0)2.3) Descrição ao nível comportamental:
(1.0)a) Implemente um somador completo de 4 bits; (add4comp.v)
(0.5)b) Gere um testbench e simule no Icarus (add4comp_tb.v);
(0.5)c) Crie um novo projeto (Proj3), gere um testbench (top.v), implemente no QUARTUS