Relatoria circuitos

Relatório
Laboratório de Circuitos Digitais
Atividade 3 – Simulação – ModelSimO presente relatório, solicitado pelo profº. Kelson R. T. Aires, objetiva demonstrar o desenvolvimento da atividade prática 03 de Circuitos Digitais.
Após realizar as questões da pratica02 que descreve a atividade, segui aplicando a pratica03 utilizando o simulador ModelSim.
1ª .
Verifica-se claramente na simulação que os valores obtidos na saída correspondem ao código VHDL descrito. No primeiro bloco da imagem os valores das entradas são: x = ‘0’ , y = ‘1’, z = ‘0’ tem a saída f = ‘0’ , que correspondem aos outros casos. E nos casos em que f = ‘1’ são os casos em que as entidades de entrada recebem x = ‘1’ , y = ‘0’, z = ‘0’ e x = ‘1’ , y = ‘1’, z = ‘1’ .
2ª.
15240-118745
A diferença entre esta simulação para a anterior é que, na anterior foi ultilizada as entradas como cada uma sendo um bit, e nesta utilizada um vetor de bit(3 posições). Para xyz = ‘010’, xyz = ‘011’ a saída ‘s’ será ‘0’ equivalente aos ‘outros casos’. E para xyz = ‘100’ ou xyz = ‘111’ a s = ‘1’.
3ª.
Após descrever em VHDL o circuito representado pelo somatório: F(A,B,C) = Somatório (m0, m1, m4, m5, m2, m6) e simplificar a expressão obtive ¬B + ¬C onde a saída s = ‘0’ apenas quando as entradas b = ‘1’ e c = ‘1’, nos demais casos a saída será sempre ‘1’.
Imagem com WHEN-ELSE272415353060 Imagem com WITH-SELECT:
1524014605
4º .
No decodificador foi declarada 1 entrada com 4 posições e 16 variáveis de saída, para cada entrada 1 saída diferente é ativada.