EDG Lista De Exercicios 3

UFU ‐ Eletrônica Digital – 2015‐1 1/2

Lista de Exercícios 3 Prof. Ernane Coelho
_______________________________________________________________________________________________________________________

1. Conceitue circuitos combinacionais e circuitos sequenciais.
2. Considere o Latch RS apresentado na figura abaixo:

Caso as portas NOR da figura acima sejam substituídas por portas OR, AND e NAND, qual ou quais destas 3 últimas gerariam um latch com comportamento similar ao da figura, com modos de operação set, reset e hold?
3. Considere a estrutura latch da figura 2. Quando esta é energizada, qual o valor de Q e Ǭ? Explique o modo proibido presente na tabela verdade da questão 2.
4. Considere o latch controlado da figura abaixo. Determine a forma de onda dos sinais Q e Ǭ para os sinas set, reset e enable apresentados no diagrama de temporização.

Diagrama de temporização
5. Refaça a questão anterior considerando o latch tipo D, considere ainda que o sinal aplicada a entrada
D tem a mesma forma de onda do sinal set da questão 4.
6. Como podem ser caracterizados os dispositivos latch e flip‐flop?
7. O que caracteriza o fenômeno “racing” presente nos latches? Como este fenômeno pode ser evitado?
8. Determine as formas de onda para Q e Ǭ relativas ao circuito da figura abaixo. Como vc classificaria este tipo de flip‐flop? Este é pulse‐triggered ou edge triggered flipflop?

UFU ‐ Eletrônica Digital – 2015‐1 2/2

Lista de Exercícios 3 Prof. Ernane Coelho
_______________________________________________________________________________________________________________________

9.
10.
11.
12.

O que são as entradas assíncronas presentes nos flip‐flops?
O que são contadores síncronos e assíncronos?
O