Arquitetura

PONTIFÍCIA UNIVERSIDADE CATÓLICA DE GOIÁS
DEPARTAMENTO DE COMPUTAÇÃO
CURSO DE CIÊNCIA DA COMPUTAÇÃO

LISTA DE EXERCICIOS

TRABALHO DE ENGENHARIA DE ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES

DANIEL CAETANO DE SOUZA FERREIRA
TURMA C01
MAT: 200810282489

GOIÂNIA, GO
2013/2
PONTIFÍCIA UNIVERSIDADE CATÓLICA DE GOIÁS
DEPARTAMENTO DE COMPUTAÇÃO
CURSO DE CIÊNCIA DA COMPUTAÇÃO

DANIEL CAETANO DE SOUZA FERREIRA
TURMA C01
MAT: 200810282489

INSTRUÇÕES DO MIPS

Trabalho de Arquitetura e Organização de Computadores

GOIÂNIA, GO
2013/2
1 INSTRUÇÕES DO MIPS

MIPS, acrônimo para Microprocessor without Interlocked Pipeline Stages (microprocessador sem estágios interligados de pipeline) é uma arquitetura de microprocessadores RISC desenvolvido pela MIPS Computer Systems.
A fim de manter os princípio de simplicidade e regularidade, todas as instruções do MIPS podem ser agrupadas em tres formatos básicos:
Instruções registrador & registrador (R-type)
Instruções envolvendo valor imediato (I-type)
Instruções de desvio (J-type)

1.1 REPRESENTAÇÃO FISICAS DAS INSTRUÇÕES R-type

op rs rt rd shamt funct 6
5
5
5
5
6

op: operação básica a ser realizada (opcode) rs: primeiro operando rt: segundo operando rd: registrador de destino (resultado) shamt: quantidade de bits a ser deslocado funct: função específica a ser executada

1.2 REPRESENTAÇÃO FISICAS DAS INSTRUÇÕES I-type op rs rt imediato

6
5
5
16

op: operação básica a ser realizada (opcode) rs: registrador base a ser operado com o valor imediato ou operando rt: registrador de destino ou operando imediato: valor constante a ser operado

1.3 REPRESENTAÇÃO FISICAS DAS INSTRUÇÕES J-type op endereço

6
26

op: operação básica a ser realizada (opcode) endereço: endereço da instrução para onde o programa deve ser desviado