sistema de memória cache
(ISPAJ)
Trabalho Prático
1ºAno
SISTEMA DE MEMÓRIA CACHE
LUANDA-2014
INSTITUTO SUPERIOR POLITÉCNICO ALVARECER DA JUNVENTUDE
(ISPAJ)
Trabalho Prático
1ºAno
SISTEMA DE MEMÓRIA CACHE
AUTORE
Ketson Dilvandro Jerónimo Uliengue
Engº Informática
Turma: A
Turno: Manhã
DOCENTE
Adúlcio da Costa
LUANDA-2014
AGRADECIMENTO
Agradeço primeiramente à Deus pai todo poderoso, que me da saúde e me protege quando mais preciso
Em seguida à todos que directa ou indirectamente
Contribuem para a minha formação académica,
Em especial a minha família que têm me dado uma
Força enorme, e pucham a orelha quando necessário.
INTRODUÇÃO
Devido a grande diferença de velocidade existente entre o processador e a memória principal, foi desenvolvido um elemento intermediário que tem o propósito de minimizar o impacto desse problema no sistema de computação: “Memória cache” que é uma pequena quantidade de memória localizada perto do processador. Surgiu quando a memória RAM deichou de estar num processo de acompanhamento e desenvolvimento do processador, ou seja a memória cache é um nivel de hierarquia de memória entre o Processador (CPU) e a memória principal. É constituida com memória SRAM (mas ou menos 8ns), que é muito mais rápida do que a memória DRAM (mas ou menos 50ns). Como o custo da memória estática é muito alto, a cache normalmente é muito menor do que a memória principal (geralmente maior ou igual à 1 Mbyte).
A memória cache tem o seguinte funcionamento: Toda vez que o processador executa uma instrução que faz referência a memória, a interface de memória procura se esta posição está armazenada na cache. Se encontrar, o dado é enviado imediatamente ao processador, sem que esta tenha que busca-lo na memória principal. Caso a posição de