Sinal digital

Porque 0 sinal de agregado inclui, alem de bits dos 4 tributarios intercalados no tempo, bits de serviyo (sinal de alinhamento de quadro, alarmes, bits de controle de justificação e oportunidades de justificação).

15.2. Para reduzir a probabilidade de escorregamento do sinal digital tributario devido a erro de regeneração do bit de controle. Com 0 bit de controle transmitido em 3 posiçoes distintas ao longo do quadro, 0 demultiplexador decide se 0 quadro e justificado ou nao pela maioria dos bits de controle recebidos. Assim, para que ocorra erro de interpretaçao pelo demultiplexaçao da ocorrencia ou nao de justificaçao e necessario que haja erro de regeneraçao do bit de controle em, pelo menos 2 dessas posiçoes. Um quadro justificado positivamente e um quadro onde a posi- çaode oportunidade de justificaçao e um bit de enchimento, a ser descartado pelo demultiplexador.

15.3. Sinais plesiócronos são sinais digitais de mesma taxa nominal e dentro de uma determinada tolerância, originados de fontes diversas (não originados pelo mesmo relógio).

15.4. (a) São bits de controle de justificação. 0 mesmo valor binário e inserido nas 3 posições pelo multiplexador para indicar se 0 quadro e justificado (valor binario 1) ou não (valor binario 0).
(b) É 0 bit de oportunidade de justificação positiva. Pode conter um bit do tributario (quadro nao justificado) ou ser apenas um bit de enchimento (quadro justificado).
(c) A taxa de tributario pode ter qualquer valor entre 2042,26 kbit/s e 2052,22 kbit/s.
(d) 4 tributarios
(e) 2048 kbit/s ± 50 ppm (partes por milhao).
(f) 8448 kbit/s ± 30 ppm

15.5.155520 kbit/s, 63 tributarios E1 (2048 kbit/s).

15.6. a) Multiplexaçao por intercalaçao de bytes em vez de intercalaçao de bits.
b) Justificaçao de byte positiva/zero/negativa em vez de justificaçao de bit positiva.
c) Acesso direto a tributarios, atraves de ponteiros.
d) Compatibilidade com tributarios plesiócronos das hierarquias digitais plesiócronas