Redes

CISC (Bloco de Instruções Complexo) Máquina Base Instruções de Tamanho variado * Maior Nº de transistores (esquenta mais) Uso de Microprograma (Kernel) Uma instrução por etapa de ciclo

RISC (Bloco de Instruções Reduzido) Máquina Escalar Instrução de tamanho único (fixo) /mais compactas Maior memória cache ** Uso de microcódigo (hardware) Duas ou + instruções por etapa de ciclo ***

* o sistema (operacional) pode gerar instruções muito longas e/ou desnecessárias.
** por processar mais informações (grande fluxo de dados) num mesmo tempo há a necessidade de mais memória cache (mais próxima) para ajudar a processar essas informações.
*** a parte da busca e escrita são os processos mais lentos do ciclo, o contrário da arquitetura CISC.
A arquitetura RISC caracteriza-se por sua estrutura dinâmica, simples, objetiva e de grande velocidade. Trabalhando com um conjunto de instruções curtas e simples, consegue alcançar grande desempenho, que faz com que suas aplicações tenham grande potencial em Sistemas de Rede, Internet e Banco de Dados. Mas toda arquitetura tem suas vantagens e desvantagens. Se de um lado, esta arquitetura apresenta tantas qualidades, ela pode também se transformar num sistema de baixo desempenho se não for projetado de forma correta. Seus códigos têm de ser bem construídos e bem decodificados para que se tenha alto desempenho.

Super Pipeline: o ciclo se inicia pela segunda vez na metade da fase de busca do processamento anterior, levando apenas meio período para o inicio de cada processo.

Arquitetura Híbrida: processadores com parte CISC e parte RISC (CRISC).

Recursos Computacionais

Previsão de Desvio: Utiliza a técnica de analise de fluxo de dados para encontrar uma dependência de dados verdadeira para criar um desvio, evitando que o processador fique ocioso. Estática: avalia todo o processamento memória cache e não cria histórico de processamento. Dinâmica: analisa toda fila de processamento (memórias