Pré Relatório de Sistemas Digitais

I)Uma breve dissertação com a comparação das famílias TTL e CMOS quanto a:
• Níveis de tensão aceitáveis nas entradas e saídas;
Para os CIs TTL padrões, as tensões de entrada aceitáveis para os níveis lógicos 0 e 1 estão mostradas na figura abaixo. Nível lógico 0 é qualquer tensão na faixa de 0 a 0,8V; e qualquer tensão na faixa de 2,0 a 5,0V é considerada nível lógico1.Tensões que não estão dentro destas faixas são consideradas indeterminadas e os fabricantes não garantem o funcionamento lógico correto do CI para tensões indeterminadas.
A abaixo mostra as faixas de tensões para os níveis lógicos 0 e 1 dos CIs CMOS com tensão de alimentação VDD igual a +5V. Tensões entre 0 e 1,5V são reconhecidas como nível lógico 0, e tensões entre 3,5 e 5V são definidas como nível lógico 1. As tensões entre 1,5 e 3,5V são indeterminadas e os circuitos não respondem corretamente a estas tensões.

Abaixo podemos ver as tensões de saída

• Consumo de energia;
Circuitos CMOS não consomem tanta energia quanto os circuitos TTL quando em repouso.
Contudo, o consumo de energia do CMOS aumenta rapidamente com freqüências altas em comparação ao TTL. Baixo consumo de corrente de distribuição requer menos fonte de alimentação, causando assim um projeto mais simples e mais barato.
• Velocidade de chaveamento;
A grande desvantagem do TTL é sua baixa velocidade de chaveamento (mudança de nível lógico). • Níveis de tensão de alimentação
No TTL os níveis de tensão variam do 0 para o Vcc onde o Vcc é geralmente entre 4.75V e
5.25V. O intervalo de tensão de 0V a 0.8V cria o nível lógico “0”. O intervalo de tensão de 2V a
Vcc cria o nível lógico “1”. Já no CMOS a tensão de alimentação varia Vdd varia na faixa de 3V a 18V, embora 5V seja a tensão usada, principalmente quando CMOS está sendo empregada no mesmo circuito que TTL.

II) Estude a folha de dados (datasheet3) de um fabricante de um dos CIs apresentados na
Lista de Material, encontre e escreva no pré-relatório: