arquiteturas de alto desempenho

UNIVERSIDADE DO ESTADO DO RIO DE JANEIRO
Centro de Tecnologia e Ciências
Faculdade de Engenharia
Programa de Pós-Graduação em Engenharia Eletrônica

Arquiteturas de Alto Desempenho
Profa. Luiza de Macedo Mourelle

Projeto

Arquitetura Pipeline para Implementação do
Sistema Criptográfico AES

Aluno:
Email:

mês/ano

1. Introdução
O sistema criptográfico Advanced Encryption Standard (AES) especifica um algoritmo criptográfico, aprovado como padrão pelo National Institute of Standards and Technology
(NIST), que pode ser usado para proteger dados eletrônicos. O algoritmo AES é um cifrador de bloco simétrico que pode criptografar e decriptografar informação. O AES especifica o algoritmo de Rijndael, um cifrador de bloco simétrico que pode processor bloco de dados de
128 bits, utilizando chaves cifradoras de 128, 192 e 256 bits. Rijndael foi projetado para tratar tamanhos de bloco e de chaves adicionais, mas eles não são adotados neste padrão. De acordo com o tamanho da chave, o algoritmo recebe o nome AES-128, AES-192 e AES-256. A entrada e a saída do algoritmo AES consistem, cada uma, de sequências de 128 bits. Essas sequências serão referidas como blocos. A entrada, saída e chave cifradora são processadas como arranjos de bytes. Internamente, as operações do algoritmo AES são realizadas num arranjo de bytes de duas dimensões chamado State. O State consiste de quatro linhas de bytes, cada uma contendo Nb bytes, onde Nb é o tamanho do bloco dividido por 32. No arranjo
State denominado pelo símbolo s, cada byte tem dois índices, com sua linha r no intervalo 0