7400 Tabela Verdade

podem apresentar: presença de sinal, ou "1"; e ausência de sinal, ou "0". As situações "Verdadeira" e "Falsa" são estudadas na Lógica Matemática ou Lógica de Boole; origem do nome destas portas. O comportamento das portas lógicas é conhecido pela tabela verdade que apresenta os estados lógicos das entradas e das saídas. História Em 1854, o matemático britânico George Boole (1815 1864), através da obra intitulada An Investigation of the Laws of Thought (Uma Investigação Sobre as Leis…

8014 Ewerton Vieira – ID: 8062 Cleber Henrique Gasparoto – ID: 7530 Renato Luiz de Oliveira – ID: 7510 Wagner de Mello Sobiesiak – ID: 7422 RIBEIRÃO PRETO – SP 2011 Circuitos e Sistemas Digitais Objetivo: Verificar o funcionamento do CI 7400. Informações sobre o CI: 74LS00 | | | |[pic] |

teoremas de DeMorgan. Mapa de Karnaugh Materiais a serem utilizados: A) Multímetro digital; B) Modulo de eletrônica digital DATAPOOL 8810; C) C.I.´s: 7400; 7402; 7404; 7408; 7410; 7432; D) Fios para conexão de CI´s em proto-board; E) Alicate de bico e de corte; Parte Prática: 1) Monte os circuitos 5a e 5b. e complete a tabela da verdade que se segue: A B C Saída X do circuito 5a Saída X do circuito 5b 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0…

Aula Teoremas Booleanos – Parte I 2 Objetivo: • Verificar experimentalmente a validade dos teoremas de De Morgan em circuitos digitais. Lista de material: CI: 7400, 7402, 7404, 7408, 7432, 7486, Datapool módulo 2000 e fios. Introdução: O teorema de De Morgan define regras usadas para converter operações lógicas OR em AND e vice-versa. Esse teorema para o caso de uma lógica com duas entradas (A e B) é dado por: A x B = A + B, 2) A + B = A x B . 1) Entretanto, esse resultado pode…

NOT inverte o sinal de, ou seja, se o sinal de entrada for 0 ela produz uma saída 1, se a entrada for 1 ela produz uma saída 0. Circuito Integrado 7404. d) PORTA NAND: Equivale a uma porta AND seguida por uma porta NOT. Circuito Integrado 7400. e) PORTA NOR (NÃO OU): Equivale a uma porta OR seguida por uma porta NOT. Circuito Integrado 7402. f) PORTA XOR (OU EXCLUSIVO): Produz saída 0 quando todos os bits de entrada são iguais e saída 1 quando pelo menos um dos bits…

grupo de 3 alunos Objetivo: 1º Familiarização com MÓDULO DATAPOOL 2000; conhecimento e aplicação das normas básicas de segurança; procedimentos para o Inicio de experiências; 2º conhecer e testar as portas lógicas básicas e os CIs 7404, 7408, 7432, 7400 e 7402; 3º Aplicar a teoria de circuitos combinacionais no desenvolvimento de circuitos lógicos. Material a ser utilizado: Quantidade Descrição do material Especificação do material (se houver) 01 MÓDULO DATAPOOL DE ELETRÔNICA 01 CI 74LS00

duas entradas), OR2 (porta OU de duas entradas), etc. Para isso clique na caixa Miscelânea Digital (Misc Dig), figura01. Pelo código (7400,7490,4017,4001, etc), obtendo os componentes nas caixas CMOS ou TTL pelo código do CI como por exemplo O CI 7400 (4 portas NAND de duas entradas). Neste caso clique na caixa TTL. Caso deseje um CI CMOS , como por exemplo o CI4017 (contador Johnson) clique na caixa CMOS . Figura01: Caixas de componentes digitais Em qualquer caso, após clicar…

Portas Lógicas Padrão As seguintes são as portas lógicas padrão: NOT É a porta inversora. Seu símbolo e tabela-verdade são: A A' 0 1 1 0 AND A porta AND mais simples possui 2 entradas e 1 saida, A B A . B 0 0 0 0 1 0 1 0 0 1 1 1 OR A porta OR mais simples possui, também, 2 entradas e 1 saida, A B A + B 0 0 0 0 1 1 1 0 1 1 1 1 NAND É equivalente à 1 (uma) porta AND seguida de 1 (uma) porta NOT, A B (A . B)' 0 0 1 0 1 1 1 0 1

cor-rente controlada, determina seu tipo e tambm a polaridade da tenso que a controla. Assim, encontramos na prtica transistores de efeito de campo tipo MOS de canal N e transistores de efeito de campo tipo MOS de canal P. Na verdade, os prprios transistores MOS podem ainda ser divididos em dois tipos enriquecimento e empobrecimento que levam a dois tipos de representao. Para nosso curso mais importante lembrar que existem transistores MOS tipo P e tipo N. Na…

OBJETIVO: xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx 2) PARTE TEÓRICA: Tabela Verdade 5.1 [pic] S = (A. B. C. D) + (A. C. D) + (B. C. D) + (A. D) Mapa de Karnaugh [pic] S = A + D | [pic] |