teste
PULSO
LOAD (CARGA)
D
C
B
A
UP
DOWN
QD
QC
QB
QA
CO
BO a b
c
d
e
f
g
h
i
j
k
l
m
n
o
2. Desenhe um contador crescente assíncrono de 3 bits com flip-flop JK.
3. Desenhe um contador crescente síncrono de 5 bits com flip-flop JK.
4. Projete um contador síncrono UP de 4 bits com flip-flop T no código 8421.
5. Preencher a tabela do contador em anel (flip-flop D).
PULSO
CLEAR
PRESET
CLOCK
QE
QD
QC
QB
QA
0
0
0
X
1
1
1
2
1
1
3
1
1
4
1
1
5
1
1
6
1
1
7
1
1
8
1
1
9
1
1
10
1
1
6. Completar a tabela abaixo para o Registrador de Deslocamento à Direita com carga em série.
Clear
Entrada
Clock
Saídas
B
A
C
L3
L2
L1
L0
0
1
1
1
1
1
1
1
0
1
1
1
1
1
1
0
1
0
0
0
7. Completar o diagrama de temporização de um registrador de deslocamento à direita e carga em série. Observar que o registrador é ativo na transição positiva (borda de subida).
8. Completar as saídas para o CI contador 74193 após cada um dos pulsos de relógio de entrada mostrados na tabela abaixo.
CLEAR
LOAD (CARGA)
D
C
B
A
UP
DOWN
QD
QC
QB
QA
CO
BO
1
X
X
X
X
X
X
X
0
0
1
1
0
0
1
1
0
1
X
X
X
X