Msp430

Instituto Nacional de Telecomunicações – INATEL Microcontroladores EAT205 – 1° Sem/2013

MICROCONTROLADORES - ARQUITETURA

Microcontroladores – Capítulo 3

Microcontroladores EAT205
Capítulo 3 (Parte 1) MSP430 Arquitetura Interna, GPIO, Clock e Timer
Profa Ana Letícia Gomes Gonçalves

Autor: Profa. Ana Letícia G. Gonçalves
1

Instituto Nacional de Telecomunicações – INATEL Microcontroladores EAT205 – 1° Sem/2013

MSP430 - Características

Microcontroladores – Capítulo 3

• • • • • • • • • • •

Desenvolvido pela Texas Instruments RISC – 16 bits Baixo consumo (0.1uA – power down / 250 uA / 1MIPS) Tensão de alimentação: 1,8V até 3,6V Flash: 1kB até 128 kB RAM: 128 até 64 kB Pinos: 14 até 100 Emulação nativa do processador Clock: 32,768 KHz até 16 MHz Timer / WatchDog Comparador / Conversor AD / UART / LCD segmentos / CapSense
Profa Ana Letícia Gomes Gonçalves 2

Instituto Nacional de Telecomunicações – INATEL Microcontroladores EAT205 – 1° Sem/2013

MSP430 – Arquitetura Interna Geral

Microcontroladores – Capítulo 3

3

Instituto Nacional de Telecomunicações – INATEL Microcontroladores EAT205 – 1° Sem/2013

MSP430 – Arquitetura Interna Geral

Microcontroladores – Capítulo 3



 



Endereçamento de memória: contínua, sem paginação RAM e Flash estão no mesmo barramento Os segmentos de FLASH são divididos para programa e dados (capacidade variável com modelo) Não tem acumulador: todos os registradores acessam o barramento e a ALU

Instituto Nacional de Telecomunicações – INATEL Microcontroladores EAT205 – 1° Sem/2013

MSP430 – Arquitetura Interna Geral

Microcontroladores – Capítulo 3



Debug serial por:
–

–

JTAG (interface de 14 fios) Spy-By-Wire (interface de 3 fios)

  

Breakpoint de HW Não usa recursos do programa do usuário Ferramentas de baixo custo (U$10.00) para famílias mais simples

5

Instituto Nacional de Telecomunicações – INATEL Microcontroladores EAT205 – 1°