Microprocessadores

MICROPROCESSADOR RISC

Marcelo Biberg

Resumo – Este artigo apresenta o projeto de um processador RISC composto de 7 instruções e arquitetura bastante simplificada, totalmente implementado em lógica programável orientada para dispositivos ALTERA. O projeto é completo e funcional, mas pode receber módulos adicionais mais avançados, o que permite que o processador possa ser constantemente atualizado sem grandes alterações em sua configuração inicial.

Palavras-chave: Microprocessador, Lógica Programável, RISC, Linguagem de Descrição de Hardware.

Abstract – This paper presents the project of a RISC processor composed by 7 instructions and a simple architecture, completly implemented in programmable logic guided for ALTERA devices. The project is complete and functional, but it can receive additional modules more advanced, what allows that the processor can constantly be brought up to date without great alterations in its initial configuration.

Key-words: Microprocessor, Programmable Logic, RISC, Hardware Description Language.

INTRODUÇÃO

Os dispositivos lógicos programáveis VLSI (Very Large Scale of Integration) como as FPGAs (Field Programmable Gate Arrays) são dotadas de interface padronizada para programação. Estes dispositivos permitem o rápido desenvolvimento de projetos que podem ser ajustados após a implementação em hardware. O presente projeto trata-se de uma arquitetura RISC (Reduced Instruction Set Computer), com operação em monociclo (todas as instruções operam em um único ciclo de relógio) que pode servir como plataforma para desenvolvimento de diversos outros processadores dedicados.
Este projeto desenvolvido com os recursos do Laboratório de Lógica Programável do Curso de Engenharia da Computação do UnicenP (Centro Universitário Positivo). Os códigos- fonte deste projeto estão disponíveis aos acadêmicos ou quaisquer interessados no desenvolvimento de sistemas digitais.

METODOLOGIA

A implementação do processador é baseada em