Lista de Exercícios Sistemas Digitais

Tempo de Hold: -Tempo necessário em que a entrada de um FF deve ficar estabilizada após o pulso do clock; -Def: -O TH, é o intervalo de tempo que se segue imediatamente após a transição ativa do sinal de clock durante o qual a entrada de controle de síncrona tem de ser mantida no nível adequado;

Tempo de Setup: -Tempo que precede o pulso de clock no qual a entrada do FF já deverá estar disponível; - Def: O TS, é o intervalo de tempo que precede imediatamente a transição ativa do sinal do clock durante a qual a entrada de controle tem de ser mantida no nível adequada.

Tempo de Propagação: - Def: É o tempo que o FF leva para mudar sua saída após o pulso do clock. Em um contador o tempo ou atraso de propagação é a soma dos atrasos de todos FFs.

Contadores Assíncronos: - Onde apenas o primeiro FF recebe o pulso do clock, a saída do FF é o pulso de clock para o FF posterior e assim sucessivamente; - Módulo : É o número de estados distintos que um contador pode assumir, para descobrir este valor o cálculo a ser realizado é 2^N, sendo N o número de FFs. - Para uma operação adequada em que há atraso é necessário ter o período de CLK: Tclock >= (Número de FFs)xTPD - Frequencia(max) = 1/(Número de FFs X TPD)

Contadores Síncronos: - Todos os FFs estão ligados no clock. O LSB está ligado em 1 e as outras entradas estão ligadas nas saídas das ands com as portas anteriores.

Função do Process no VHDL: -Todo código dentro do process será avaliado imediatamente sempre que um ou mais parâmetros forem alterados;

Moore (saída no estado) Saída será síncrona com o clock;

Mealy (saída na transição) Saída pode não ser síncrona com o clock devido a existência de controle adicionais.

LISTA

E01 – O que é projeto comportamental? O que é projeto estrutural? Quais as vantagens e desvantagens de cada modelo?

Modelamento estrutural
-A função entrada/saída está implicitamente definida, pois as funções de entrada/saída dos