eletronica

Universidade Federal do Maranhão - UFMA

Resumo referente aos capitulos 6 e 9 do livro
Dispositivos Eletronicos e Teoria de Circuitos do autor Boylestad

Aluno: Gawaine Lisboa
Matricula: 2009021506
Professor: Nelson Camelo
Disciplina: Eletronica I
Data: 16/12/2013

2013

Introducão

IG = 0 A (6.1)
ID = IS (6.2)

(6.3)

(6.4)

Configuração com Polarização Fixa
O mais simples dos arranjos de polarização para o JFET de canal n aparece na Fig. 6.1 Denominado configuracao com polarizacao fixa, é uma das poucas configurações com FET que podem ser solucionadas utilizando-se tanto o metodo gráfico quanto o matemático.

Fig (6.1)

Fig (6.2)

Fazendo a análise com o uso da lei das tensões de kirchhoff:

Configuracao com Auto Polarizacao

Fig 6.8
Devido ao tamanho deste trabalho, nao faremos a demostracao de cada equacao, mas indiacaremos abaixo as referidas expressoes usadas:
VGS = - IDRS (6.10)
VDS = VDD - ID(RS + RD) (6.11)

VS = IDRS (6.12)
VG = 0V (6.13)
VD = VDS + VS = VDD - VRD (6.14)
Polarizacao por divisao de tensao

Fig 6.20
Para a analise dc o circuito acima da Fig. 6.20 eh substituido pelo circuito abaixo da figura 6.21:

Fig. 6.21 onde: VG = (R2VDD)/(R1+R2) (6.15)
VGS = VG - IDRS (6.16)
VGS = VG |ID = 0mA (6.17)
ID = VG/RS |VGS=0V (6.18)

Configuracao de Polarizacao com Divisor de Tensao

(VG = R2VDD)/(R1 + R2)

Fig. 6.42
Continuando teremos:
VGS = VG - IDRS (6.32)
VDS = VDD - ID(RS + RD) (6.33)

Analise do FET Para Sinais Pequenos (cap. 9)
Na secao anterior, uma tensao porta-fonte controlava o nivel dc da corrente de dreno por meio da equacao de Shockley. A variacao na corrente de dreno que resulta de uma variacao da tensao porta-fonte pode ser determinada utilizando-se o fator de transcondutacia gm na equacao abaixo:

(9.1)

Impedancia de Entrada do FET Zi

Impedancia de Saida do FET Zo

Conclusao
Na medida do possível, foi feito um resumo sobre os capitulos 6