Eletronica digital I

TRABALHO DE DIGITAL I
DATA SHEET
• 4027-> é um duplo flip-flop JK, que é disparados por borda e apresenta conjunto independente direto (SD), claro (CD), relógio (CP) de entradas e saídas diretas (S, S). Os dados são aceitos quando CP é baixa, e transferido para a saída na borda positiva contínua do relógio. o ativa ALTA assíncrona claro-direta (CD) e set-direta (SD) são independentes e substituir o J, K, e as entradas do PC. As saídas são tamponados para o melhor desempenho do sistema. Ação Schmitt-trigger na entrada de clock faz com que o circuito altamente tolerante a mais lenta ascensão relógio e os tempos de queda.
• 74LS74-> Este dispositivo contém dois independentes positivo-edge-triggered flip-flops D com saídas complementares. As informações sobre a entrada D é aceito pelo flip-flops na aresta no sentido positivo do impulso de relógio. o desencadeamento ocorre em um nível de tensão e não está diretamente relacionada com o tempo de transição da borda de subida do relógio. Os dados relativos a entrada de D pode ser alterado enquanto o relógio está baixa ou ALTA sem afetar as saídas, enquanto os dados tempos de setup e hold não sejam violados. Um baixo nível de lógica em as entradas predefinidas ou clara vai definir ou redefinir as saídas independentemente dos níveis lógicos das outras entradas.
• 4013-> O CD4013B dupla D flip-flop é um comple-monolítico ry MOS (circuito integrado CMOS) construída com N-e P-canal realce transistores modo. Cada flip-flop tem dados independentes, definir, redefinir e insumos relógio e `` Q'' Q'' e `` saídas. Estes dispositivos podem ser usados para o deslocamento regis-aplicações TER, e ligando `` Q'' saída para os dados entrada, para aplicações de balcão e de alternância. O nível de lógica apresentar no `` D'' de entrada são transferidos para a saída Q durante a transição positiva contínua do pulso de clock. Definir ou restabelecimento é independente do relógio e é realizada por um alto nível sobre a linha de definir ou