Slide RISC CISC BETA 2

Trabalho de
Arquitetura de
Computadores

CISC E RISC

CISC e RISC
Trabalho destinado a disciplina de Arquitetura e Organização de
Computadores
Professor: Rafael Gomes
Curso de Sistemas de Informação
Componentes:








Pedro Muniz
Tiago
William Ryan
Sérgio Almeida
Yago
Jeffter
Wellyson

CISC
DEFINIÇÃO: CISC (Complex Instruction Set Computer)
CARACTERISTICAS:











Muitas Instruções Complexas
Instruções de Múltiplos Ciclos
Instruções de tamanho variável
Controle Microprogramado
Fracamente Paralelizado
Único conjunto de Registradores (Tipicamente entre 6 e 16)
Passagem de Parâmetros ineficiente através da memoria
Complexidade no Código
Muitos Modos de Endereçamento
Muitas instruções podem acessar a memória

plos de processadores

Pentium (INTEL)
68040 (MOTOROLA)

RISC
DEFINIÇÃO: RISC (Reduced Instruction Set Computers)
MOTIVAÇÃO ORIGINAL: Aumentar Velocidade de Processamento em relação a CISC
ESTRATÉGIA: Otimizar Operações mais Frequentes
CARACTERISTICAS:













Instruções Simples e em número reduzido
Instruções de um único ciclo (ex: Load e Store)
Instruções de tamanho fixo
Controle Hardwired (Embutido no Hardware)
Altamente Paralelizado (Pipelined)
Múltiplos conjuntos de Registradores (muitas vezes superando
256)
Passagem eficiente de Parâmetros por registradores no chip
(processador)
Complexidade no Compilador
Poucos Modos de Endereçamento
Apenas LOAD e STORE podem acessar a memória

plos de processadores
Sparc (SUN)
Mips (SILICON GRAPHICS)
Power (IBM)
Alpha (DEC)
PA (HP)
88000 (MOTOROLA)
I860 (INTEL)

CISC x RISC
Constatações em CISC:




Instruções complexas são usadas raramente
Implementação do controle é cara e complexa
Instruções complexas podem causar maior ciclo de relógio

Alternativa RISC:




Instruções simples facilitam implementação do controle
Ciclo de relógio pode ser menor
Saldo global (tempo de execução) positivo em geral

CISC x RISC
ARQUITETURA
Implementação de Controle