Processadores
Trabalho de Organização e Arquitetura de Computadores II
Universidade de Caxias do Sul
Trabalho de
Organização e
Arquitetura de
Computadores II
[Felipe Suliani Raota e Francisco Petry Rauber]
Caxias do Sul, 27 de junho de 2013
Trabalho de Organização e Arquitetura de Computadores II
2
1
Arquiteturas
A Tabela 1 mostra as informações coletadas sobre os processadores Cortex A-15 e M6800.
Tabela 1: Informações do Processador
Informação
Cortex A-15 QuadCore
ARM v7 – A
Largura do Barramento de Dados
Largura do
Endereços
Barramento
de
Clock mínimo e máximo
Tipos
e barramento frequência
Motorola
32bits por Core = 128bits
8-bit Bidirecional
40bits
16-bits
1GHz – 2.5GHz
Fabricante
1979
ARM
Ano de lançamento
Motorola’s M6800 Family
Final de 2012
Nome da Arquitetura
Motorola 6800
0.1MHz – 2.0MHz
do
8 MHz
Tecnologia de Interconexão entre processadores AMBA 4
-
Tecnologia de interconexão entre memória e CPU
CoreLink MMU-400
-
Método de manufatura (tamanho do transistor)
FinFET Technology - 28 nm
-
Número de núcleos/threads por núcleo 4 Núcleos – 1 thread p/ Núcleo
1 Núcleo – 1 thread
Número de
Arquitetura
Instruções
da
+- 358
72
Extensões do conjunto instruções (SSE2,3dNow!,..)
de
Thumb EE;
VFP;
Advanced SIMD;
Security Extensions;
Jazelle;
Multiprocessing Extensions.
-
Immediate;
Register;
Scaled register;
Direct;
Relative;
Immediate;
Modos
(nome)
de
Endereçamento
Trabalho de Organização e Arquitetura de Computadores II
3
Offset;
Pre-indexed;
Pos-indexed;
Offset addressing;
Pre-indexed addressing;
Post-Indexed addressing
Registradores de Propósito Geral
(quantidade, nome e tamanho)
Indexed;
Extended;
Impied;
Accumulattor
13 Registradores de Propósito
Geral(32Bits): R0 – R12
6 Internal Registers;
2 Acucumulators(9-bit);
Index Register(16-bit);