Processador

Prof. Fábio M. Costa
Instituto de Informática – UFG
1S/2005
ISA – Parte II: Arquiteturas-Exemplo
Simuladores e Máquinas Reais
Computadore Ahmes
 Largura de dados e endereços: 8 bits
 Dados representados em complemento de 2
 1 acumulador de 8 bits (AC)
 1 apontador de programa de 8 bits (PC)
 1 registrador de estado (flags) com 5 códigos de condição:
 negativo (N) e zero (Z)
 carry out (C), borrow out (B), overflow (V)
 Compatível com o Neander
Ahmes: Conjunto de
Instruções
1001 01xx JP end IF N=0 THEN PC ← end
1001 10xx JV end IF V=1 THEN PC ← end
1001 11xx JNV end IF V=0 THEN PC ← end
0111 xxxx SUB end AC ← AC - MEM(end)
1001 00xx JN end IF N=1 THEN PC ← end
1000 xxxx JMP end PC ← end (desvio incondicional)
0110 xxxx NOT AC ← NOT AC (complemento de 1)
0101 xxxx AND end AC ← AC AND MEM(end) (“e” bit-a-bit)
0100 xxxx OR end AC ← AC OR MEM(end) (“ou” bit-a-bit)
0011 xxxx ADD end AC ← AC + MEM(end)
0010 xxxx LDA end AC ← MEM(end)
0001 xxxx STA end MEM(end) ← AC
0000 xxxx NOP nenhuma operação
Código Instrução Significado
Instruções que afetam os
Códigos de Condição
SUB end N, Z, V, B
NOT N, Z
AND end N, Z
OR end N, Z
ADD end N, Z, V, C
LDA end N, Z
STA end nenhum
NOP nenhum
Códigos
alterados
Instrução
HLT nenhum
ROL N, Z, C
ROR N, Z, C
SHL N, Z, C
SHR N, Z, C
Jxx end nenhum
JMP end nenhum
Códigos
alterados
Instrução
Bibliografia
 Weber, Raul F. “Fundamentos deArquitetura de
Computadores”. 2a. Edição.
Sagra-Luzzatto, 2001
 Capítulos 4, 5 e