Genetica

Acessar
Registre-se
-------------------------------------------------
Parte superior do formulário
ClockJKQQ
2) Flip-Flop JK Sensível à Borda de Descida
ClockJKQQ

7) Flip-Flop tipo T
Esta é uma variação do Flip-Flop JK, onde ambas entradas de comando estão presas ao nívellógico 1. A entrada de Clock passa a se chamar T (toogle) e é a única entrada do circuito. A função destedispositivo é complementar o nível lógico que está armazenando a cada borda do sinal de clock (para qualele é sensível). Analise o circuito lógico:
QQVccT

Uma outra forma de obtenção deste circuito é trocarmos as portas AND de três entradas para portasde duas entradas como mostra o circuito abaixo:
QQT
A representação esquemática do circuito está logo abaixo:
QQTQQT
Flip-Flop tipo T sensívelà Borda de SubidaFlip-Flop tipo T sensívelà Borda de Descida ExercícioComplete as cartas de tempo do Flip-Flop tipo T Sensível à Borda de Subida
TQQ
Vimos que os Flip-Flops são sincronizados com as bordas do clock para qual são sensíveis. Estefato é muito interessante para muitos projetos mas nos obriga a esperar um período completo do clock paraque ele mude de estado. Como vimos nas diversas cartas de tempo, a condição inicial de um latch ou de umFlip-Flop é indefinida e portanto para operarmos um circuito com segurança quando ele é ligado, teríamos

que esperar um período completo do clock para podermos definir a sua situação inicial, se não fosseminventados os terminais de SET DIRETO e RESET DIRETO ilustrados na figura abaixo:
QQRSClockClear (Reset Direto)Preset (Set Direto)
Flip Flop RS Sensível à Borda de Subida com Preset e Clear
SRQQCLK
CLRPST Os conceitos de Preset e Clear se aplicam a todos os dispositivos
SÍNCRONOS
estudados atéagora pois permitem uma mudança de estado assíncrona.Exercício:Desenhe as representações esquemáticas de todos os dispositivos estudados até agora,acrescentando os terminais de Preset e Clear quando for possível.
Circuitos Seqüenciais
Introdução
Os circuitos