contadores sincronos

PONTIFÍCIA UNIVERSIDADE CATÓLICA DE MINAS GERAIS
IPUC
Curso de Engenharia Elétrica
Eletrônica Digital I

RELATÓRIO SOBRE
TRABALHO DE MONTAGEM DE UM CONTADOR SÍNCRONO CRESCENTE COM ESTÁGIOS INDESEJÁVEIS

BELO HORIZONTE
2007

RELATÓRIO SOBRE
TRABALHO DE MONTAGEM DE UM CONTADOR SÍNCRONO CRESCENTE COM ESTÁGIOS INDESEJÁVEIS

Trabalho apresentado à disciplina de Eletrônica Digital discutindo as análises e resultados obtidos na execução do trabalho de montagem de um contador síncrono crescente com estados indesejados.

Orientador: Prof. Márcio

BELO HORIZONTE
2007
SUMÁRIO
1 - INTRODUÇÃO
2 - FUNDAMENTOS TEÓRICOS
2.1 - Circuito Gerador de Clock - Oscilador Schmitt-trigger
2.2 - CONTADORES ASSÍNCRONOS
2.3 - CONTADORES SÍNCRONOS
2.4 - Contadores de módulo 2^N
2.5 - Contadores Síncronos Decrescentes e Crescentes / Decrescentes
3 - DADOS DE APLICAÇÃO
3.1 - Princípios de funcionamento do flip-flop J-K com clock
3.2 - Tabela de excitação do J-K
4 - PROCEDIMENTOs DE PROJETO
4.1 - Determinação do número de bits e seqüências de contagens
4.2 - Diagramas de transição de estado
4.3 - Tabela de estados presentes e futuros
4.4 - Tabela de transições para estados futuros
4.5 - Determinação dos circuitos lógicos
4.6 – memória de cálculos
4.7 - Lista de componentes
4.8 - Circuito Gerador de Clock
4.9 - Implementações finais
5 - SIMULAÇÕES DA MONTAGEM
6 – CONCLUSÕES FINAIS
7 - FOLHAS DE DADOS (DATASHEETS)
8 - BIBLIOGRAFIA
1- INTRODUÇÃO O relatório consiste em apresentar a descrição do projeto e montagem de um contador síncrono de quatros bits, que opera de acordo com uma lógica pré-estabelecida para sua dinâmica de contagem. Utilizamos para isso tanto conceitos vistos em sala, como pesquisados em outras fontes de consulta. Assim, foi possível construir um dispositivo de acordo com uma lógica de projetos de circuitos digitais aplicados,