Atps arquitetura de computadores

2º ETAPA DO ATPS AQUITETURA DE COMPUTADORES

a) Explique a saída do simulador.
O simulador compilou o código fornecido pelo atps, e deu como resultado um opcode de 901, 902 e 0, com este resultado e com a depuração da aplicação podemos ver claramente como é a uma das instruções do processador.

b) O que significa PC (Program Counter) e opcode no simulador?
PC é a entrada e saída das instruções para o opcode equivalente ao mnemônico.
OPCODE seria a representação da linha de instrução do processador.

c) Qual o tamanho máximo do registrador AC desse simulador?
É de -999 e 999.

d) O Processador LMC possui 11 instruções. Em um processador Intel 64, qual o tamanho das instruções desse processador. O processador Intel 64 usa instruções de tamanho fixo ou variável?
O tamanho de instruções de um intel 64 é o dobre de processadores 32 bits, e são de tamanho variável.

e) Explique a vantagem em se utilizar um grande banco de registrados, qual a diferença entre processadores com 32 e 64 bits de bancos de registrados.
Quanto maior for seu banco de registros mais desempenho o processador va ter, pelo fato de ter registradores com capacidade maior para acesso de memoria.
Processador 32 tem 8 registradores e cada um com 32 bytes de armazenamento e o 64 tem o dobre deste valor.

3º ETAPA DO ATPS AQUITETURA DE COMPUTADORES
Relatório 03 – Paralelismo no Nível de Instruções e Processadores Superescalares

Em um processador superescalar, o processador maneja mais de uma instrução na cada etapa. O número máximo de instruções em uma etapa concreta do pipeline denomina-se grau, assim um processador superescalar de grau 4 em leitura (fetch) é capaz de ler como máximo quatro instruções por ciclo. O grau da etapa de execução depende do número e do tipo das unidades funcionais. Um processador superescalar é capaz de executar mais de uma instrução simultaneamente unicamente se as instruções não apresentam algum tipo de dependência (hazard).
Desafortunadamente a