RESENHA SOBRE PROCESSADORES

UNIVERSIDADE FEDERAL DO PIAUÍ
CENTRO DE EDUCAÇÃO ABERTA E A DISTÂNCIA – CEAD/UFPI-UAB/CAPES
CURSO LICENCIAUTRA EM COMPUTAÇÃO

Darilson Cornelio da Silva

PROCESSADORES SUPERESCALARES

Marcos Parente
2015

PROCESSADORES SUPERESCALARES

Vemos a busca incessante por processadores cada vez mais rápidos e eficientes. É importante salientar algumas tendências como Superpipeline (pipelines mais longos com balanceamento de seus estágios); a técnica Superescalar
(replicação dos componentes internos do processador de modo que se possa colocar várias instruções em cada estágio do pipeline); e o escalonamento dinâmico do pipeline ou pipeline dinâmico (execução por hardware para evitar conflitos no pipeline). Essas múltiplas unidades funcionais independentes permitem despachar simultaneamente mais várias instruções por ciclo. As arquiteturas superescalares, que são alvo deste trabalho, são obtidas através do uso de processadores de múltiplo issue com o objetivo de permitir que múltiplas instruções possam ser processadas em um único ciclo de clock.
Processadores de múltiplo issue são basicamente de dois tipos: Processadores superescalares e processadores VLIW (very long instruction word). O conceito de projetos de múltiplos issues surge pela primeira vez em um trabalho publicado em meados dos anos 70 abordando programação estatística. Conforme Patterson e Hennessy a IBM foi pioneira no trabalho de múltiplo issue. Já no ano de 1990, anunciou o primeiro processador superescalar de arquitetura RISC, o IBM Power-1 da linha RS/6000. Depois de algum tempo a IBM, lançou mais um projeto, o Power-2 que já descrevia as vantagens de programação dinâmica em comparação à programação estática.
Dessa forma esses processadores podem sustentar uma taxa de execução maior que uma instrução por ciclo; o que resulta em um ganho de desempenho significativo em relação às arquiteturas de pipeline escalares, capazes de executar apenas uma instrução por ciclo.
A execução