PPT 1 EXT915 CCS 2015 S1
435 palavras
2 páginas
Faculdade Anhanguera JundiaíCurso: Ciência da Computação
Circuitos Digitais
Prof. Rogério Moreira rogerio_moreira@anhanguera.com 25 de fevereiro de 2015
Calendário
Primeiro Bimestre
Atividade
Nota mínima
Nota Máxima
Obs.
Data de Entrega
Lista de Exercício 1
0
2
Individual
11/3/2015
Lista de Exercício 2
0
2
Individual
18/03/2015
Lista de Exercício 3
0
2
Individual
25/3/2015
Lista de Exercício 4
0
2
Individual
08/4/2015
ATPS Relatório 1
0
1
Grupo
18/3/2015
ATPS Relatório 2
0
1
Grupo
8/4/2015
TOTAL
0
10
Não haverá P1
Peso na Nota Final => 40%
Segundo Bimestre
Nota
mínima
Nota
Máxima
Data
Prova Oficial (P2)
0
8
Individual
17/6/2015
ATPS Relatório 3
0
1
Grupo
20/5/2015
ATPS Relatório 4
0
1
Grupo
10/6/2015
TOTAL
0
10
Peso na Nota Final => 60%
CRITÉRIO PARA APROVAÇÃO
>= 6.0
Atenção !!!!!!!
5.9
reprovado !!!!!!
11/3
Entrega da Lista de Exercícios 1
18/3
Entrega da Lista de Exercícios 2 e ATPS – Relatório 1
25/3
Entrega da Lista de Exercícios 3
08/4
Entrega da Lista de Exercícios 4 e ATPS – Relatório 2
20/5
Entrega dp ATPS – Relatório 3
10/6
Entrega do ATPS – Relatório 4
17/6
Prova Oficial – P2
24/6
Prova Substitutiva
Material de aula
Disponível em diretório DROPBOX:
EXT915 – CCS – FAJ – 2015 – S1
1.
2.
3.
4.
Informe seu e-mail ao professor
Você receberá um convite
Aceite o convite
Pode ser acessado apenas pela web ou pode ser instalado no seu computador ATmega328 – Pinagem
Time line of Programmable devices
john.coughlan@stfc.ac.u k Digital Logic
Logic Gates
MOORE’S LAW
Transistor Switches
< 40 nm ! $$$
john.coughlan@stfc.ac.uk
Digital Logic
Digital Logic Function
Product AND (&)
Sum OR (|)
3 Inputs
Black Box
john.coughlan
@stfc.ac.uk
Truth Table
(Look Up Table LUT)
SUM of PRODUCTS
Field Programmable Gate Arrays
FPGA
john.coughlan@stfc.ac.uk
Logic Blocks
Logic Functions implemented in Look Up Table LUTs.
Flip-Flops. Registers. Clocked Storage elements.