Organizacao Processador Neander

O Computador Neander

A Arquitetura: conjunto de instruções código instrução

comentário

0000

NOP

Nenhuma operação

0001

STA end

MEM(end)  AC

0010

LDA end

AC  MEM(end)

0011

ADD end

AC  MEM(end) + AC

0100

OR end

AC  MEM(end) OR AC

0101

AND end

AC  MEM(end) AND AC

0110

NOT

AC  NOT AC

1000

JMP end

PC  end

1001

JN end

IF N=1 THEN PC  end

1010

JZ end

IF Z=1 THEN PC  end

1111

HLT

pára processamento

O Computador Neander

A Arquitetura: formato das instruções
As instruções do Neander possuem um ou dois bytes (ocupam uma ou duas posições de memória)
Instruções com um byte:
NOP, NOT

7

Instruções com dois bytes:
STA, LDA, ADD, OR, AND,
JMP, JN, JZ

7

4 3

código da oper.

0 don’t care

4 3

código da oper.

0 don’t care

endereço direto

O Computador Neander

A Arquitetura: características gerais
• Largura de dados e endereços de 8 bits
• Dados representados em complemento de 2
• 1 acumulador de 8 bits (AC)
• 1 apontador de programa de 8 bits (PC)
• 1 registrador de estado com 2 códigos de condição: negativo (N) e zero (Z)

O Computador Neander

A Organização: alguns elementos necessários
• Um registrador de 8 bits para servir de acumulador
• Um registrador de 8 bits para o PC (registradorcontador)
• Dois flip-flops: um para o código de condição N e outro para Z
• Uma memória de 256 posições (endereços) x 8 bits

O Computador Neander

A Arquitetura: o ciclo de busca (fetch)

Busca instrução Decodifica instrução Executa/
Busca operandos

A Arquitetura: o ciclo de execução

O Computador Neander

Arquitetura/Organização: transferências entre regs.
A fase de busca: é igual para todas as instruções
RI  MEM(PC)
PC  PC + 1

• Novo elemento é necessário: o registrador de instrução (RI)
• MEM(PC) corresponde a um acesso à memória, usando o conteúdo do PC como fonte do endereço

O Computador Neander

Arquitetura/Organização: transferências entre regs.
Instrução NOP (nenhuma operação)
Simbólico: NOP
RT:
Passos no nível RT:
Busca: