Mapeamento direto

Organizacao do Cache de Memoria

O Cache de memoria e dividido internamente em linhas, cada uma podendo guardar de 16 a 128 bytes, dependendo do processador.
Na maioria dos processadores atuais o cache de memoria esta organizado em linhas de 64 bytes (512 bits).
Portanto um cache de memoria L2 de 512 KB e dividido em 8192 linhas

Cache de memoria L2 de 512 KB

O cache de memoria pode funcionar em tres diferentes organizações: cache com mapeamento direto, cache completamente associativo e cache associativo por grupos (também conhecido como cache associativo por grupos de n-vias).
Cache com mapeamento direto
O cache com mapeamento direto e a maneira mais facil de se criar um cache de memoria, pois a memoria
RAM e dividida no mesmo numero de linhas que existem dentro do cache de memoria.
Se tivermos um micro com 1 GB de memoria RAM, esse 1 GB sera dividido em 8192 blocos, cada 1 com 128
KB (1.073.741.824 / 8.192 = 131.072 – lembre-se que 1 GB é igual a 2^30 bytes).
Se o micro tivesse 512 MB a memoria tambem seria dividida em 8.192 blocos, mas desta vez cada bloco teria
64 KB.

A principal vantagem e que essa configuracao e facilmente implantada.
Apenas pra exemplo assuma um esquema de enderecamento de 8 bits.
Quando um processador solicita por um dado endereco de memoria RAM (endereco 1000 por exemplo), o controlador cache carregara uma linha (64 bytes) da memoria RAM e armazenada nesta linha cache de memoria ( ou seja endereco 1000 ate 1.063). Portanto se o processador solicitar novamente o conteudo deste endereco ou de alguns enderecos proximos desse ( faixa entre 1000/1063) eles ja estarao dentro do cache.
O problema e que se o processador precisar de dois enderecos que estao mapeados na mesma linha do cache, um erro do cache acontecera (esse problema e chamado colisao ou conflito), voltando ao exemplo se o processador solicitar o endereco 1000 e depois o endereco 2000, um erro do cache acontecera, porque esses dois enderecos estao no