Exercicios ADC Sedra

Eletrônica Aplicada

Prof. Volney C. Vincence

EXERCÍCIOS DO SEDRA– CONVERSORES AD - DA
1) Considere o conversor de redistribuição de cargas de 5bits apresentado na fig. abaixo com Vref =
4V. Qual é o incremento de tensão que aparece em v0 quando S5 é chaveado? Qual é a tensão de fundo de escala deste conversor? Se vA =2,5V, quais as chaves que serão conectadas a Vref no fim da conversão?

2) Expresse o máximo erro de conversão de um conversor de N bits em termos de seu bit menos significativo (LSB) e em termos de sua tensão de fundo de escala VFS.
3) Um converso AD de 12 bits dupla rampa, Fig. abaixo, utiliza um clock de 1MHz e tem Vref =
10V. Sua tensão analógica de entrada é na faixa de 0 a 10V. O tempo fixo T1 é o tempo gasto para o conversor acumular uma contagem de 2N. Qual é o tempo necessário para converter uma tensão de entrada igual ao valor de fundo de escala? Se a tensão de pico atingida na saída do integrador for de 10V, qual é a constante de tempo do integrador? Se durante o funcionamento R aumentar 2% e C decrescer 1%, qual será o valor da tensão de pico? Haverá mudança na precisão do conversão?

4) Considere o projeto de um conversor Flash de 4bits, mostrado abaixo. Quantos comparadores são necessários? Para um sinal de entrada na faixa de 0 a 10V, quais são as tensões de referencia necessárias? Mostre como elas podem ser geradas usando uma referência de 10V e vários resistores de 1kΩ. Se uma comparação é possível em 50ns e a lógica associada requer 35ns, qual é a taxa máxima de conversão possível? Indique o código digital que você espera na saída dos comparadores e na saída lógica para uma entrada de (a) 0V, (b) +5,1V e (c) +10V.
___________________________________________________________________________________

Eletrônica Aplicada

Prof. Volney C. Vincence

5) Determine as palavras binárias de 3 bits de saída do ADC Flach, que representam cada uma das amostras do sinal analógico, tomadas na subida do pulso de clock, como mostrado na figura