Contador de 7 a 18 binário

[pic]

TÉCNICAS DIGITAIS

CONTADOR DE 7 A 18

ALUNO: GUILHERME ERHART RAUBER
CARTÃO: 206737
TURMA H

INTRODUÇÃO

Esta documentação tem por objetivo explicitar a teoria utilizada na construção em PLD de uma máquina de estados com a função de um contador. Para a programação do circuito, foi requisitado o uso de um somador de 5 bits, em que um valor de soma corresponde ao valor binário 00001, e o outro varia de acordo com uma lógica construída.

Instrumentos e componentes utilizados na montagem:

1 – PLD – PALC22V10D

1 – Resistor de

5 – Resistores de

1 – Capacitor

5 – Leds verdes

Fonte de alimentação, fios e protoboard.

A lógica construída para uma das entradas do somador é basicamente um comparador: quando as entradas do comparador (que são as saídas dos flip-flops) corresponderem ao valor zero, suas saídas correspondem ao valor 8, que é somado a 1 no circuito somador, gerando o valor 9 na saída do circuito; quando suas entradas correspondem ao valor 18, suas saídas resultam no valor 6, que somado com 1, resulta em 7, valor mínimo da contagem. Foi usado um pequeno circuito RC no reset do circuito, de forma que, quando acionado, deixe todas as saídas do circuito em zero e permita que elas assumam seus valores após um tempo t. Abaixo seguem os valores dos componentes e uma imagem do circuito. [pic] t = 0,826s

Abaixo seguem as equações e os mapas Veich-Karnaugh para cada bit do circuito comparador:

B4 = (Q4 * |Q1)

[pic]

B3 = Q3 + (|Q2 * |Q1)

[pic]

B2 = Q2 + (|Q3 * Q1)

[pic]

B1 = Q1

[pic]

B0 = Q0

[pic]

Abaixo segue a imagem da lógica do circuito, em conjunto com sua programação no Wincupl, o resultado da simulação e o diagrama de estados do circuito. [pic]
[pic]

[pic]