Aula3 Exerc CiosBlocoL GicosFPGA

Exercício de projeto usando
FPGA

Sistemas Digitais II – Prof. Antonio
Referência: Cap. 7, Vahid – Sistemas Digitais

PROJETO :: CENTRAL DE ALARME SIMPLES DE SALA

Requisitos:
A chave de desarme desativa o alarme.
Os sensores proporcionam um pulso sempre que ativados. Com a chave de desarme desligada, se qualquer sensor for acionado, a central deve acionar a “minuteria” pulso (que manterá a sirene ativa por um minuto) e a lâmpada. A lâmpada só deverá apagar quando a chave de desarme for ativada para indicar a tentativa de invasão.

FPGA disponível

Configuração da matriz de chaveamento do flip-flop

Configuração da matriz de chaveamento principal

Bits de configuração Entrada selecionada 00

i2

Bit de configuração Entrada selecionada 01

i1

0

0

10

i3

1

1 (via flip-flop)

11

i0

Projeto do alarme para o FPGA disponível E0
E1
E2
E3
E4
E5

a2
0
0
0
0
1
1
1
1

a1
0
0
1
1
0
0
1
1

S1
S2
S3
S4

Lookup table 1 a0 D0
0
1
0
1
0
1
0
1

FP1
FP2
FP3
FP4

D1

a2
0
0
0
0
1
1
1
1

a1
0
0
1
1
0
0
1
1

Lookup table 2 a0 D0
0
1
0
1
0
1
0
1

MUX1
MUX2

D1

Tabela-verdade
ChD
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1

S1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1

S2
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1

S3
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0

M
0
1
1
1
1
1
1
1
0
0
0
0
0
0
0

L
0
1
1
1
1
1
1
1
0
0
0
0
0
0
0

Circuito Lógico equivalente

GRUPO 2
GRUPO 1
ChD
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1

S1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1

S2
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1

S3
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0

M
0
1
1
1
1
1
1
1
0
0
0
0
0
0
0

L
0
1
1
1
1
1
1
1
0
0
0
0
0
0
0

GRUPO 1

Circuito Lógico equivalente
GRUPO 2

x

Aplica-se a mesma técnica para a outra saída

S1
0
0
0
0
1
1
1
1

S2
0
0
1
1
0
0
1
1

S3
0
1
0
1
0
1
0
1

X
0
1
1
1
1
1
1
1

ChD
0
0
1
1

X
0
1
0
1

Saída
0
1
0
0

Projeto do alarme para o
FPGA disponível

1

Configuração da matriz de chaveamento principal

Bits de configuração Entrada selecionada 00

i2

01

i1

10

i3

11

i0

Projeto do alarme para o FPGA disponível a2
0
0
0
0
1
1
1
1

a1
0
0
1
1
0
0