AOC mips

Instituto e Ciências Exatas
Departamento de Ciência da Computação
Disciplina: Arquitetura de Processadores Digitais
Professor: Marcus Vinicius Lamar
Aluno: Eduardo Ferreira dos Santos – 10/24817
LABORATÓRIO 3 – Relatório
Parte 1 – Core do Processador MIPS
1) Não consegui localizar o arquivo CPU.v no Moodle, mas posso realizar a descrição geral de um processador MIPS.
O caminho de dados no processador depende do tipo de instrução que será realizada, mas numa implementação multiciclo é construída uma estrutura genérica que realiza todas as operações necessárias. A figura a seguir mostra o caminho de dados de um processador:

O caminho de dados é construído de tal forma que as instruções sejam executadas em etapas e considerando que a escrita acontece no momento de subida do clock. Isso permite que uma unidade funcional seja acessada mais de uma vez na mesma instrução, desde que em ciclos diferentes. Para que a implementação seja possível, precisamos de um elemento de estado para armazenar os dados que foram utilizados e os que ainda serão. Para os que já foram e serão reaproveitados por outras instruções, armazenamos os dados num elemento visível ao programador: o banco de registradores, o PC ou a memória. Podem ainda ser utilizados para esse fim os registradores temporários escritos em cada ciclo de clock (A, B, MDR ou SaídaALU) ou um com controle de escrita (IR, por exemplo).
O nosso projeto leva em conta que as três operações principais só poem acontecer uma vez em cada ciclo de clock: uma operação da ALU, um acesso ao banco de registradores ou um acesso à memória. Como o estado do registrador só muda no final do ciclo de subida, seu valor está disponível para leitura até o final. Podemos assim dividir a execução das instruções em etapas:

1. Etapa de busca de instrução:
Enviar o PC para a memória como o endereço, realizar uma leitura, escrever a instrução no
Registro de Instrução (IR), onde será armazenada e incrementar PC em 4. Para