Simulador memoria cache

Simulação de Memória Cache Trabalho de desenvolvimento de uma ferramenta capaz de simular uma Memória cache, apresentado à disciplina de Arquitetura e Organização de Computadores II. Contagem Novembro de 2010 SUMÁRIO . Conteúdo Introdução 4 Desenvolvimento 5 Funcionamento 6 Código Fonte 7 Introdução Essa ferramenta foi desenvolvida durante a disciplina de Arquitetura e Organizações de Computadores II no curso de Engenharia da Computação, com o objetivo de simular o funcionamento da Memória cache e o seu desempenho. Durante a simulação de funcionamento da memória cache, foi definido os seguintes itens: ➢ Leitura da MP – Foram utilizados os métodos de Mapeamento Direto e Completamente Associativa, para armazenar os dados na CACHE. ➢ Substituição – Foi utilizado o método FIFO. ➢ Escrita na MP – Foi utilizado o método de Write-Through. Nesse relatório iremos descrever melhor o funcionamento do Simulador e explicar como o mesmo foi desenvolvido. Desenvolvimento Para o desenvolvimento desse simulador foi utilizado à linguagem C/C++. Foram criadas algumas funções para facilitar a criação desse simulador, segue abaixo todas as funções utilizadas e uma breve descrição das mesmas. ➢ Le_arq – Lê um arquivo txt contendo uma instrução o endereço, o tipo e o dado. ➢ ImprimirMatriz – Mostra na tela a Memória Principal e a cache. ➢ ZeraMatriz – Inicializa a Memória Principal e…

Arquitectura Avançada de Computadores 2005-2006 RELATÓRIO Simulador de Cache Dezembro de 2005 Autor: Manuel Maia ( ei00128@fe.up.pt ) Docente da disciplina: João Canas Ferreira ( jcf@fe.up.pt ) Arquitectura Avançada de Computadores Simulador de Cache Índice 1 Introdução................................................................................................................ 1 2 Descrição…

......................................... 2.2 Simuladores de ISA´s....................................................................................... 2.3 Arquiteturas de pipeline................................................................................... 2.3.1 Desempenho no pipeline................................................................................ 2.3.2…

Simuladores de mapeamento de memória Direto e Conjunto Associativo Nomes dos integrantes Engenharia de Computação – Universidade de Santa Cruz do Sul (UNISC) 96.815-900 – Santa Cruz do Sul – RS – Brazil Email dos integrantes Abstract. This article describes two techniques for instruction scheduling, the Scoreboard Tomasulo methods, and presents the comparison between the two, the results were extracted from specific simulators that use the same instruction set and vary the amount of…

2º ETAPA DO ATPS AQUITETURA DE COMPUTADORES a) Explique a saída do simulador. O simulador compilou o código fornecido pelo atps, e deu como resultado um opcode de 901, 902 e 0, com este resultado e com a depuração da aplicação podemos ver claramente como é a uma das instruções do processador. b) O que significa PC (Program Counter) e opcode no simulador? PC é a entrada e saída das instruções para o opcode equivalente ao mnemônico. OPCODE seria a representação da linha de…

Nesse modo, a palavra que segue o código da instrução contém, nas instruções de manipulação de dados, o endereço de memória do operando. Nas instruções de desvio, esse endereço corresponde à posição de memória onde está a próxima instrução a ser executada. Utiliza 8 bits para representar uma instrução. Utiliza 8 bits para representar um endereço. Os números negativos são representados como Flag N (negativo) em …

lançamento no segmento de processadores e computadores de propósito geral. O IPad (Fig. 1) é um Tablet PC que tem como característica principal a leitura de documentos e a navegabilidade por meio de uma tela de MultiTouch. Empresas de pesquisas como a ABI Research projeta que 8 milhões de dispositivos IPad serão vendidos até o final do ano de 2010. Disponível em: . Acesso em: 23 ago. 2011. O IPad vem equipado com processador A4 de 1 GHz, sensores e acelerômetros, tela Multi-Touch…

computadores. O objetivo deste artigo é descrever o uso de um ambiente de simulação de sistema completo, capaz de auxiliar no ensino, projeto e avaliação de um processador multi-core. O uso deste ambiente de simulação é resultado da experiência adquirida em um projeto de pesquisa, que tem mostrado potencialidades para uso em sala de aula. Este artigo apresenta a metodologia utilizada e uma análise dos trabalhos apresentados pelos alunos. 1. Introdução Através dos novos…

Phenom II, foi lançado em 2008, e é um dos mais rápidos processadores da AMD, com cache L3 de 6 MB, em contrapartida aos 2 MB do seu antecessor. Suporta ambos sockets AM2+ e AM3, assim, trabalhando com tanto memórias DDR2 e DDR3. Seu valor de clock também aumentou, trabalhando entre 2.5 e 3.2 Ghz. Este modelo está disponível em versões com 2, 3, 4 e 6 núcleos. 2. Arquitetura Escolhida 2.1. Processadores Todos os processadores AMD Phenom II são fabricados com tecnologia de 45nm.…

UNIVERSIDADE FEDERAL DE SANTA CATARINA – UFSC DEPARTAMENTO DE ESTATÍSTICA E INFORMÁTICA PROGRAMA DE PÓS-GRADUAÇÃO EM CIÊNCIA DA COMPUTAÇÃO SIMULADOR PARA ANÁLISE DE DESEMPENHO DE POLÍTICAS DE GERENCIAMENTO DE SERVIDORES WEB CACHE EDSON ROBERTO SOUZA PAES FLORIANÓPÓLIS (SC) 2003 EDSON ROBERTO SOUZA PAES SIMULADOR PARA ANÁLISE DE DESEMPENHO DE POLÍTICAS DE GERENCIAMENTO DE SERVIDORES WEB CACHE Dissertação (Tese) submetida à Universidade Federal de Santa Catarina como parte dos…