trab

O Computador Neander

A Arquitetura: conjunto de instruções código instrução

comentário

0000

NOP

Nenhuma operação

0001

STA end

MEM(end) ← AC

0010

LDA end

AC ← MEM(end)

0011

ADD end

AC ← MEM(end) + AC

0100

OR end

AC ← MEM(end) OR AC

0101

AND end

AC ← MEM(end) AND AC

0110

NOT

AC ← NOT AC

1000

JMP end

PC ← end

1001

JN end

IF N=1 THEN PC ← end

1010

JZ end

IF Z=1 THEN PC ← end

1111

HLT

pára processamento

O Computador Neander

A Organização: transferências necessárias
Analisando todas as descrições RT, a agrupando pelo registrador destino, tem-se:
RI ← RDM
RDM ← AC
Write
Read
AC ← RDM; atualiza N e Z
AC ← AC + RDM; atualiza N e Z
AC ← AC OR RDM; atualiza N e Z
AC ← AC AND RDM; atualiza N e Z
AC ← NOT(AC); atualiza N e Z
PC ← RDM
PC ← PC + 1
REM ← PC
REM ← RDM

1

O Computador Neander

A Organização: registradores
• AC: um registrador de 8 bits
• PC: um registrador de 8 bits (registrador-contador)
• RI: um registrador de 4 bits (ou 8)
• RDM: um registrador de 8 bits (largura do dado)
• REM: um registrador de 8 bits (largura do endereço)
• N: um flip-flop para o código de condição N
• Z: um flip-flop para o código de condição Z
• Uma memória de 256 posições (endereços) x 8 bits

O Computador Neander

Organização do Sistema de Memória
R
E
M

read

MEM write cargaRDM

Associados à Memória:
- RDM (dados)
- REM (endereços)
- sinal de escrita (write)
- sinal de leitura (read)

cargaREM

RDM

Cada registrador é controlado por um sinal de carga

2

O Computador Neander

Organização da Unid. Aritmética e Lógica
Associados à UAL:
- 4 operações (ADD, AND,
OR, NOT)
- sinal de controle (seleção)
- sinais de condição (N,Z)

Y

X selUAL UAL
N Z cargaNZ Flip-Flops devem ter sinal de carga

O Computador Neander

Organização do Registrador de Instrução
Associados ao Reg. de Instruções (4 ou 8