Sistemas Digitais 6

Pré relatório da Aula Prática 6

1 PARTE) A Tabela da Verdade do Latch RS construídos com portas NAND ;

R
S
Q
Q’
1
0
1
0
0
1
0
1
0
0
Q (instabilidade)
Q’ (instabilidade)
1
1
1 ou 0 (mantem o estado anterior)
Mantém estado anterior

B. Tabela da Verdade do Latch RS construídos com portas Nor;
R
S
Q
Q’
1
0
1
0
0
1
0
1
0
0
Q(instabilidade)
Q’ (instabilidade)
1
1
1 ou 0 (mantem o estado anterior)
Mantem estado anterior

C. Tabela da Verdade do Latch NAND com entrada de controle
C
R
S
Q
Q’
0
0
0
0
1
0
0
1
0
1
0
1
0
0
1
0
1
1
0
1
1
0
1
1 (Q’)
0 (Q)
1
1
0
0 (Q)
1 (Q’)
1
0
0
Q
Q’
1
1
1
Estado de instabilidade
Estado de instabilidade

Simulação e Esquema:

Funcional:

Temporal:
D. Tabela da Verdade do Flip-flop tipo D, sensível a borda de descida

Simulação e Esquema:

Temporal:

Funcional:

E. Tabela da Verdade do Flip-Flop JK, configuração mestre escravo
C
J
K
Q
Q’
0
0
0
0 (Ou mantém o estado)
1 (Ou mantém o estado)
0
0
1
0 (Ou mantém o estado)
1 (Ou mantém o estado)
0
1
0
0 (Ou mantém o estado)
1 (Ou mantém o estado)
0
1
1
0 (Ou mantém o estado)
1 (Ou mantém o estado)
1
0
0
0 (Q)
1 (Q’)
1
1
0
1 (Q’)
0 (Q)
1
0
1
0 (Q)
1 (Q’)
1
1
1
Toggle
Toggle

Esquema:

Simulação e Esquema do JK com portas NOR:

Temporal:

Funcional:

F. Tabela da Verdade do flip flop tipo T

T
C
Q
Q’
0
0
0 (Ou mantém o estado)
1 (Ou mantém o estado)
1
0
0 (Ou mantém o estado)
1 (Ou mantém o estado)
0
1

1 (Q’)

0 (Q)

1
1
Toggle
Toggle

Simulação e Esquema:

Temporal:

Funcional:

2 PARTE)
Qual é a principal diferença entre um flip-flop RS e um flip-flop JK ? E qual a vantagem do flip flop JK em relação ao flip flop RS?
No flip flop JK, quando há variação do clock e as entradas J e K forem ambas iguais a 1, o valor guardado será