Resumo atps introdução a organização de computadores

A transição de CISC para RISC foi uma mudança radical na arquitetura. Entretanto, enquanto a tecnologia avançava para aumentar os tamanhos dos dados e aumentar a densidade do transistor, os desenvolvedores do processador RISC começaram a considerar maneiras de usar esse espaço novo do chip. Alguns dos usos desse espaço incluíram:
Registros adicionais;
On-chip chaces que são cronometrados tão rapidamente quanto o processador;
Unidades funcionais adicionais para execução superescalar;
Instruções adicionais não-RISC (mais rápidas);
On-chip aceitando operações de ponto flutuante;
Profundidade aumentada no Pipelined.
Assim, a geração atual de processadores de desempenho elevado carrega poucas características dos processadores que iniciaram a revolução RISC.
Arquiteturas RISC
Nas arquiteturas RISC, a grande maioria dos processadores possuem 32 registros genéricos de 32 bits – para representar valores inteiros e/ou endereços de memória – para além de 32 registros de 32 bits para representação de valores em vírgula flutuante.
Arquiteturas CISC
A existência de um grande número de registros nas arquiteturas RISC, aliado à evolução da tecnologia dos compiladores dos últimos anos (em especial, na geração de código), vem permitindo representar a maioria das variáveis escalares diretamente em registro, não havendo necessidade de recorrer com tanta frequência à memória.
Apenas um dos registros (A7) é usado implicitamente em certas operações de manuseamento da stack.
A família Intel é mais complicada, por não Ter variadamente registros de uso genérico.
A situação complica-se ainda mais com a variação da dimensão dos registros na mesma família (de registros de 16 bits no i286 para registros de 32 bits no i386), pois o formato de instrução foi concebido para distinguir apenas operandos de 8 e de 16 bits, e um bit bastava; para garantir compatibilidade ao longo de toda a arquitetura, os novos processadores têm de distinguir operandos de 8, 16 e 32 bits, usando o mesmo