Relatório ondas

Setembro 26

Relatório 3
Projeto de Circuitos Integrados Digitais I

2012
SEL 621

Bruno Halley Schaefer Nusp: 5910985 Valter Gabriel Paes Santiago Nusp: 5908881

Questão 1
Verifique no arquivo /local/tools/dkit/ams_3.70_mgc/www/index.html as informações sobre as células digitais disponíveis no processo AMS 0.35 m. Entenda os dados fornecidos (Standar Cell DataSheet – C35 - Core Cells).

Questão 2
Procure o layout da célula DL1 e o abra no IcStation. Levante e desenhe o circuito esquemático desta célula (não precisa determinar as dimensões dos transistores). Observe com cuidado o layout feito. O esquemático da célula DL1 está na Figura 1.

Figura 1 - Esquemático da célula DL1.

Questão 3
Observe que na célula DL1 as linhas dos sinais de VDD e VSS correm nas extremidades superior e inferior. Qual é a dimensão vertical destas linhas e qual a distância entre elas. Abra outra célula da biblioteca e verifique as dimensões das linhas de VDD e VSS e a distância entre elas. São iguais em todas as células? Seria/é interessante que fossem/sejam iguais? As dimensões das linhas de VDD e VSS são de 1,8 µm, sendo a distancia entre essas linhas de 9,4 µm. As mesmas dimensões foram verificadas em outras células da biblioteca. Isso pode ser compreendido pelo fato de facilitar na hora da junção dessas células.

Questão 4
Considere o circuito da Figura 2. Desenhe seu esquemático utilizando as células DF3, NAND22. Como sinal de entrada deve colocar o clock e D; como sinal de saída, Q. Gere o

símbolo para a célula e faça todas as verificações necessárias. Certifique-se que não haja erros ou warnings.

D

D

clock

D-FF

Q

D

Q D-FF
Q

Figura 2 - Exemplo de esquemático.

Questão 5
A partir das informações dos blocos que compõe este circuito estime o valor máximo da frequência do clock que o circuito pode suportar (considere a entrada D = “1”, utilize o pior caso entre subida e descida das portas e considere sinais rápidos). Apresente os