fdghukwelfbh

3° Projeto
Lab. de Arquitetura de Sistemas Computacionais

!!
Descrição do Projeto
!Grupos: máximo de 3 (três) integrantes
!Projetar e implementar em VHDL uma CPU que execute o conjunto de instruções a seguir, utilizando pipeline:
!
Category

Name
Add
Subtract
Add immediate
Sub immediate

Instruction syntax add $1,$2,$3 sub $1,$2,$3 addi $1,$2,CONST subi $1,$2,CONST

Meaning
$1 = $2 + $3
$1 = $2 – $3
$1 = $2 + CONST
$1 = $2 - CONST

Load word

lw $1,CONST($2)

$1 = Memory[$2 + CONST]

I

Store word

sw $1,CONST($2)

Memory[$2 + CONST] = $1

I

Logical

And
And immediate
Or
Or immediate

and $1,$2,$3 andi $1,$2,CONST or $1,$2,$3 ori $1,$2,CONST

R
I
R
I

Conditional branch Branch on equal beq $1,$2,CONST

$1 = $2 & $3
$1 = $2 & CONST
$1 = $2 | $3
$1 = $2 | CONST if ($1 == $2) go to
PC+4+CONST

Arithmetic

Format
R
R
I
I

Data Transfer

Unconditional jump I

Jump

j CONST

goto address CONST

J

Jump register

jr $1

goto address $1

R

Notes
Adds two registers
Subtracts two registers
Used to add constants
Used to sub constants
Loads the word stored from:
MEM[$s2+CONST] and the following 3 bytes Stores a word into: MEM[$2+CONST] and the following 3 bytes
Bitwise and
Bitwise or
Goes to the instruction at the specified address if two registers are equal
Unconditionally jumps to the instruction at the specified address
Jumps to the address contained in the specified register

O projeto da CPU deve se basear no datapath mostrado a seguir:

!

Entrega do Projeto

!Data de entrega: 24/11 (T01) e 26/11 (T02)
!Na data definida deve ser entregue em

formato impresso um documento de especificação que deve ser organizado da seguinte forma:
1. Introdução: descrição do que é projeto
2. Especificação: descrição de todos os detalhes relevantes do projeto
3. Desenvolvimento: descrição de todos os detalhes relevantes da implementação
4.