Decodificador

Decodificador Binário 2:4
A representação do bloco lógico desse decodificador pode ser realizada através da figura abaixo:

A seguir é apresentada a tabela-verdade simplificada para o decodificador supondo que a função implementada é onde é a entrada de controle de habilitação NBA, são as entradas de dados NAA e são saídas de dados de NBA.

H
A1
A0
Z0
Z1
Z2
Z3
0
0
0
0
1
1
1
0
0
1
1
0
1
1
0
1
0
1
1
0
1
0
1
1
1
1
1
0
1
Φ
Φ
1
1
1
1

A lista de Maxitermos obtidos para cada saída e a tabela-verdade é dada a seguir:

H
A1
A0
Z0
Z1
Z2
Z3
0
0
0
0
1
1
1
0
0
1
1
0
1
1
0
1
0
1
1
0
1
0
1
1
1
1
1
0
1
0
0
1
1
1
1
1
0
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1

Visando implementar o decodificador utilizando apenas inversores e portas NAND realizamos os seguintes desenvolvimentos:

O diagrama lógico e esquema elétrico para o decodificador binário são dados a seguir:

Conversor de código
A representação do bloco lógico do conversor de código pode ser realizada através da figura abaixo:

A seguir é apresentada a tabela-verdade simplificada para o conversor de código supondo que a função implementada é onde são as entradas de dados e são saídas de dados.

X2
X1
X0
Y2
Y1
Y0
0
0
0
0
1
0
0
0
1
0
1
1
0
1
0
1
0
0
0
1
1
1
0
1
1
0
0
1
1
0
1
0
1
1
1
1
1
1
0
0
0
0
1
1
1
0
0
1

Por meio da tabela-verdade pode-se realizar a implementação de cada saída utilizando apenas portas XOR através das seguintes expressões:

O diagrama lógico e esquema elétrico para o conversor de código são dados a seguir:

Codificador Binário 8:3
A representação do bloco lógico do codificador binário 8:3 pode ser realizada através da figura abaixo:

A seguir é apresentada a tabela-verdade simplificada para o codificador binário 8:3 supondo que a função implementada é onde são as entradas de