Circuito DLL

UNIVERSIDADE CATÓLICA DE SANTOS
CURSO DE ENGENHARIA ELÉTRICA

PAULO DOMINGOS PEREIRA DOS SANTOS

PROJETO, SIMULAÇÃO E IMPLEMENTAÇÃO DO CIRCUITO
DELAY-LOCKED LOOP-DLL NA TECNOLOGIA CMOS 130nm USANDO LTSPICE

SANTOS
2013

PAULO DOMINGOS PEREIRA DOS SANTOS

PROJETO, SIMULAÇÃO E IMPLEMENTAÇÃO DO CIRCUITO
DELAY-LOCKED LOOP-DLL NA TECNOLOGIA CMOS 130nm USANDO LTSPICE

Trabalho de Conclusão de Curso apresentado à Universidade Católica de
Santos como parte dos requisitos para a obtenção do título de Graduado em
Engenharia Elétrica.
Orientador: Prof. Dr. Luiz Carlos Moreira

SANTOS -2013
PROJETO, SIMULAÇÃO E IMPLEMENTAÇÃO DO CIRCUITO DELAY-LOCKED LOOP
-DLL NA TECNOLOGIA CMOS 130nm USANDO LTSPICE

Este Trabalho de Conclusão de Curso foi julgado adequado e aprovado em sua forma final pela
Coordenação de Estágios da Universidade Católica de Santos em 10 de junho de 2013.

Jeová Alves Araújo
Coordenador de Estágios

Apresentado à Banca Examinadora composta pelos professores

Componente da banca – Unisantos

Componente da banca – Unisantos

Componente da banca – Unisantos

SANTOS – 2013

LISTA DE FIGURAS
Figura 1.1 - Diagrama de blocos do DLL …................................................................... 4
Figura 2.1 - Conceito de Distorção de Clock …............................................................. 7
Figura 2.2 - Funcionamento básico do DLL …............................................................... 8
Figura 2.3 - O primeiro tipo de DLL …............................................................................ 9
Figura 2.4 - O segundo tipo de DLL …........................................................................... 10
Figura 2.5 - Dinâmica em circuito fechado do DLL ….................................................... 11
Figura 2.6 - Um DLL digital …........................................................................................ 13
Figura 2.7 - Circuito Phase