Atrasos de Propagação de Contadores Assíncronos
FACULDADE DE ENGENHARIA
CURSO DE ENGENHARIA ELÉTRICA
CIRCUITOS SEQUENCIAIS
Data: 05/06/13
Adilson de Oliveira Marques - 200702093419
Professor Luiz Eugênio de Andrade Segadilha
Atrasos de Propagação de Contadores Assíncronos
Cada flip-flop de um contador assíncrono é disparado pela saída de um flip-flop anterior. Essa característica traz uma desvantagem: o tempo de atraso de propagação.
Ao passar por um flip-flop, o sinal de clock sofre um atraso de propagação tPD e esse efeito é somado até o último flip-flop, gerando um atraso total de N x tPD, onde N é o número de flip-flops. Para que um contador assíncrono funcione de modo confiável é necessário que o atraso total de propagação seja menor que o período de clock usado, ou seja:
ou ainda, em termos de frequência máxima:
Resolvendo o problema: Verificação de erros de contagem:
1/20M>=4*20ns
0,05us>=80ns
50ns>=80ns
O contador não irá operar de forma confiável.
Frequência máxima de clock para o flip-flop (tpd=20ns) e arranjo escolhidos:
Fmáx=1/4*20ns
Fmáx= 12,5Mhz Flip-flop D
O flip-flop D ("data" ou dado, pois armazena o bit de entrada) possui uma entrada, que é ligada diretamente à saída quando o clock é mudado. Independentemente do valor atual da saída, ele irá assumir o valor 1 se D = 1 quando o clock for mudado ou o valor 0 se D = 0 quando o clock for mudado. Este flip-flop pode ser interpretado como uma linha de atraso primitiva ou um hold de ordem zero, visto que a informação é colocada na saída um ciclo depois de ela ter chegado na entrada.
A equação característica do flip-flop D é: A sua tabela verdade é:
D Q Q*
0 0 0
0 1 0
1 0 1
1 1 1
Q* → Estado posterior do Q
Flip-flop T
Se a entrada T estiver em estado alto, o flip-flop T (toggle) inverte seu estado sempre que a entrada de clock sofrer uma modificação. Se a entrada T foi baixa, o flip-flop mantém o valor do seu estado.