APS - Terceiro Semestre
FPGA
Marcelo B. de Barcelos, Alex F. Panato, Ricardo A. da Luz Reis mb@e-trust.com.br panato@inf.ufrgs.br reis@inf.ufrgs.br Universidade Federal do Rio Grande do Sul - UFRGS
Instituto de Informática
Cx. Postal 15064 - Av. Bento Gonçalves, 9500 - Campus do Vale - Bloco IV
CEP 91501-970, Porto Alegre - RS - Brasil
RESUMO
Este trabalho visa apresentar a implementação um IP para encriptação e decriptação de dados, segundo o padrão AES128 (algoritmo Rijndael), eleito pelo NIST (National Institut of
Standards and Technology) como novo padrão para criptografia simétrica. Foram desenvolvidas duas arquiteturas em lógica programável Altera, usando linguagem VHDL. O uso de hardware provê desempenho adequado para diversas implementações, nas quais o uso de software não atinge os requisitos necessários. Propomos duas arquiteturas: uma para alto desempenho e uma segunda visando economia de área. Os resultados obtidos para os dispositivos utilizados encontram-se entre os melhores encontrados na literatura atual.
1. INTRODUÇÃO
Em 12 de setembro de 1997, o NIST requisitou propostas para o chamado Advanced Encription Standard (AES)
[01][02]. Muitos algoritmos foram apresentados na primeira etapa, com propostas de mais de 12 países. Foram selecionados
15 algoritmos para a primeira etapa [03]. Na segunda etapa, foram cinco os concorrentes, na qual o NIST aprimorou a análise de cada proposta, estimulando um ataque para todos os competidores [04]. Os algoritmos presentes foram:
? MARS [05]
? RC6 [06]
? RIJNDAEL [07]
? SERPENT [08]
? TWOFISH [09]
Inicialmente, a conclusão era que os cinco competidores apresentavam características similares. Em 2 de
outubro, o NIST anunciou o algoritmo Rijndael como vencedor do concurso, dado suas melhores qualificações em termos de segurança, desempenho, eficiência, facilidade de implementação e flexibilidade. [10]
O algoritmo Rijndael foi desenvolvido