Verilog

SISTEMAS DIGITAIS
Trabalho
VERILOG
Linguagem de Descrição de Hardware (HDL).

CURSO:- ENGENHARIA ELÉTRICA
DOCENTE:- William Zaccaro Gomes
TURMA “B” - SALA 15 D
7º Semestre

Alexandre Contreras Faraco – RA 2547454327
Anderson Pereira – RA 1191401118
José Luis de Souza Dias – RA 2546452836
Leandro Hipólito Rodrigues – RA 6646378231
José Reis dos Santos Júnior – RA 7027536330

Conteúdo
Conteúdo 2
1.Resumo 2
2.Objetivo do trabalho da Linguagem. 3
3.Introdução Teórica 3
1.Bibliografia. 8

1. Resumo Neste trabalho, iremos descrever as principais características do Programa VERILOG e suas aplicações “Linguagem de Descrição de Hardware”. De acordo com explicações da Docente – Prof. William Zaccaro – este programa é uma linguagem, como VHDL, largamente usada para descrever sistemas digitais, utilizada universalmente.
Inicialmente o Verilog era uma linguagem proprietária desenvolvida pela empresa Gateway. O Verilog foi desenvolvido nos anos 1980 e inicialmente foi utilizado para modelar dispositivos ASIC. No ano de 1990 o Verilog caiu em domínio público e agora está sendo padronizado como IEEE 1364.
2. Objetivo do trabalho da Linguagem.
Vamos falar sobre a linguagem VHDL que foi originalmente desenvolvida por empresas contratadas pelo governo americano e agora é um padrão requerido por todos os ASICs (Application Specific Integrated Circuits – circuitos integrados específicos da aplicação) projetados para o exército americano. Padronizado pelo IEEE em 1987 (Padrão 1076-1987 ou VHDL 87) e foi atualizado em 1993 (Padrão 1076-1993 ou VHDL 93). Os trabalhos do IEEE continuam e uma nova revisão está em desenvolvimento (VHDL 200x). Em 1999, foi lançado o padrão IEEE 1076.1, conhecido como VHDL-AMS, que oferece extensões para circuitos com sinais analógicos e digitais.
O objetivo do presente trabalho é fazer uma introdução à linguagem de descrição de hardware Verilog para que, de uma