Trabalho Arquitetura de Computadores

UNIVERSIDADE FEDERAL DE GOIÁS
INSTITUTO DE INFORMÁTICA

LISTA DE EXERCÍCIOS - 02
DIONATAN ALVES VIEIRA

GOIÂNIA
MAIO - 2014

DIONATAN ALVES VIEIRA

LISTA DE EXERCÍCIOS - 02

Trabalho apresentado a Professora Dr.
Sand

Luz

Corrêa

da

disciplina

Arquitetura de Computadores do curso de Ciência da Computação.

UFG
Goiânia - 09/05/2014

1. Suponha que uma CPU tenha uma cache de nível 1 e uma cache de nível 2 com tempos de acesso de 1 nanossegundos e 2 nanossegundos, respectivamente. O tempo de acesso à memória principal é de 10 nanossegundos. Se 20% dos acessos resultarem em presença na cache de nível 1 e 60% dos acessos resultarem em presença na cache de nível 2, qual é o tempo médio de acesso?
A CPU possui 2 níveis:
- Tempo de acesso ao 1º nível é de 1 nanossegundos;
- Tempo de acesso ao 2º nível é de 2 nanossegundos;
- Tempo de acesso à memória é de 10 nanossegundos;
Se 20% dos acesso são para o nível 1 e 60% de acessos são para o nível 2, então os outros 20% são para a memória.
T1 = Tempo de acesso ao primeiro nível.
T2 = Tempo de acesso ao segundo nível.
T3 = Tempo de acesso à memória.
TM = Tempo médio de acesso.
TM = (1ns * 20%) + (2ns * 60%) + (10ns * 20%) = 0.2ns + 1.2ns + 2ns = 3.4ns.
Portanto o tempo médio de acesso é de 3.4ns.
2. Qual é o relacionamento geral entre tempo de acesso, custo de memória e capacidade?
As três características gerais principais da memória, custo, capacidade e tempo de acesso estão intimamente relacionadas e são conflitantes. Com um tempo de acesso mais rápido o custo por bit é maior, se optarmos por uma capacidade maior o custo por bit é menor e se temos uma capacidade maior o tempo de acesso é menor. Esse relacionamento hierárquico geralmente é representado por uma pirâmide.

3. Como o princípio de localidade se relaciona com o uso de cache?
O relacionamento dar-se devido a tendência de o processador ao longo de uma execução referenciar instruções e dados da memória principal localizados em endereços próximos, assim o cache